Puolijohdeteollisuus kasvoi yli puolen vuosisadan ajan noudattamalla yhtä yksinkertaista sääntöä: pienennä transistorit.Kutistuvien ominaisuuksien koot tuottivat paremman suorituskyvyn, pienemmän tehon ja alhaisemmat kustannukset transistoria kohden.Mutta tänään tämä tie on saavuttanut fyysisen ja taloudellisen rajansa.Puhtaan skaalauksen aikakausi on ohi, ja uusi aikakausi rakenteelliset innovaatiot ja 3D-integraatio on alkanut.

Itse transistori käy läpi täydellistä arkkitehtonista vallankumousta.Tasomaisesta MOSFETistä FinFETiin, GAA-nanoarkista CFET-pinoamiseen, jokainen vaihe edustaa siirtymistä kutistamisesta transistorin uudelleenrakentaminen kolmiulotteiseksi.Tämä ei ole vain asteittainen parannus - se on täydellinen uudelleenmäärittely siitä, kuinka sirut tuottavat suorituskykyä.

Transistoriarkkitehtuurin neljä sukupolvea

1. Tasotransistori (perinteinen 2D)
Klassinen litteä rakenne, jossa portti ohjaa kanavaa ylhäältä.Se hallitsi alkuajoista 40 nm ja 28 nm asti.Mittojen pienentyessä vuotovirrasta ja sähköstaattisesta ohjauksesta tuli ratkaisemattomia ongelmia.

2. FinFET (3D Gate Control)
Kanavasta tulee pystysuora "evä", jossa portti kietoutuu kolmen sivun ympärille.Tämä parantaa merkittävästi sähköstaattista hallintaa, vähentää vuotoja ja mahdollistaa skaalauksen 7 nm:iin, 5 nm:iin ja jopa 3 nm:iin.FinFETistä tuli modernin korkean suorituskyvyn siruaikakauden perusta.

3. GAA Nanosheet (Gate-All-Around)
FinFET saavuttaa rajansa 2 nm:ssä ja sen alle.GAA korvaa evän pinotuilla vaakasuuntaisilla nanolangoilla tai -levyillä, jotka ovat täysin portin ympäröimiä.Se tarjoaa paremman ohjauksen, pienemmän tehon ja suuremman käyttövirran.GAA on nyt TSMC:n, Samsungin ja Intelin 2nm-luokan sirujen valtavirtarakenne.

4. CFET (täydentävä FET)
Seuraava raja: NMOS:n ja PMOS:n pinoaminen pystysuoraan.CFET pakkaa kaksi transistoria yhden jalanjäljen alueelle, mikä vähentää merkittävästi pinta-alaa ja parantaa tiheyttä.Se on transistorien skaalauksen lopullinen evoluution loppu, ennen kuin todellinen 3D-järjestelmäintegraatio ottaa vallan.

Miksi skaalaus yksin ei enää toimi

• Prosessikustannukset nousevat eksponentiaalisesti jokaisessa uudessa solmussa
• Kvanttivuoto ja fyysiset rajoitukset tiukentavat rajoja
• Kytkentäviive ja virrankulutus ohittavat transistorin nopeuden
• Suuret monoliittiset lastut kärsivät alhaisesta tuotosta ja korkeista kustannuksista

Teollisuus on ymmärtänyt: suorituskyky ei enää tule pienemmiltä transistoreilta.Se tulee paremmat yhteydet, älykkäämpi arkkitehtuuri ja vertikaalinen integraatio.

Uusi aikakausi: 3D-innovoinnin kolme kerrosta

Puolijohteiden kehitys määritellään nyt 3D-suunnittelun kolmella ulottuvuudella:

• 3D-transistori: FinFET, GAA, CFET – transistorin rakentaminen pystysuoraan
• 3D-laitteiden pinoaminen: Muisti logiikalla, hybridisidonta, SRAM-pinoaminen
• 3D-järjestelmäintegraatio: Chiplet, 2.5D/3D-pakkaus, interposer-pohjainen integraatio

Yhdessä ne muodostavat 3D×3D×3D aikakausi: transistori, laite ja järjestelmä tulevat kaikki kolmiulotteisiksi.

DTCO: Uusi ydinkompetenssi

Kun skaalaus päättyy, Suunnitteluteknologian yhteisoptimointi (DTCO) tulee kriittiseksi.Se tarkoittaa arkkitehtuurin, transistorirakenteen, metallin reitityksen ja pakkaamisen yhteissuunnittelua alusta alkaen.Vahvimmat yritykset eivät ole enää vain prosessijohtajia – ne ovat järjestelmätason integraattoreita.

Johdotuksen tehokkuus, tehonsyöttö, lämpösuunnittelu ja kaistanleveyden tiheys määräävät nyt tuotteen todellisen suorituskyvyn.

AI on äärimmäinen liikkeellepaneva voima

Tekoäly ja korkean suorituskyvyn laskenta vaativat ennennäkemätöntä kaistanleveyttä, energiatehokkuutta ja tiheyttä.Näitä vaatimuksia ei voida täyttää perinteisellä skaalauksella.Ne vaativat:

• Erittäin laajakaistainen muisti-laskennan liitäntä
• Äärimmäinen energiatehokkuus toimintoa kohden
• Massiivinen rinnakkaisuus ja tiheä integraatio

Tekoäly on pakottanut koko alan luopumaan puhtaasta skaalauksesta ja omaksumaan täydellisen 3D-heterogeenisen integraation.

Johtopäätös: Tulevaisuus ei ole pienempi, se on korkeampi

Kutistuvien transistorien aika on hiipumassa.Puolijohteiden tulevaisuus ei tarkoita laitteiden pienentämistä, vaan järjestelmien rakentamista korkeampi, tiheämpi ja älykkäämmin yhdistetty.

Planarista FinFET:iin ja GAA:sta CFET:iin transistori on saattanut evoluutionsa päätökseen.Seuraava taistelu käydään 3D-integraatio, edistynyt pakkaus ja järjestelmätason suunnittelu.Tässä päätetään puolijohteiden johtajuuden seuraava vuosikymmen.