Samaan aikaan kun teollisuus keskustelee siitä, onko 2 nm:n skaalaus edelleen mahdollista, kriittisempi muutos on meneillään: vaikka voimme pienentää transistoreita edelleen, suorituskyky ja tehokkuus eivät enää parane automaattisesti.Missään tämä ei ole totta kuin SRAM, joka oli aikoinaan standardisoiduin ja vakain lohko siruissa.
Kun SRAM-ryhmät kasvavat ja bittilinjat laajenevat, ilmaantuu vakavia ongelmia: kasvava RC-viive, etäpään kirjoitusvirhe ja korkeampi virrankulutus.SRAM ei ole enää yksinkertainen muistisolu – siitä on tullut a keskeinen pullonkaula joka määrittää, voivatko kehittyneet sirut toimia luotettavasti.
Todellinen läpimurto 2 nm:ssä ei ole pelkkä suurempi tiheys.Se on oivallus, että SRAM:n on kehittynyt laitetason ongelmasta a järjestelmätason suunnitteluhaaste, joka on ratkaistu yhdistämällä prosessi-, piiri- ja layoutinnovaatioita.
Ydinviesti
2nm solmukohtaan SRAM pysähtyy seuraavat prosessin skaalaus.Se astuu aikakauteen DTCO (Design Technology Co-Optimization) murtaaksesi tiheyden, tehon ja kaistanleveyden pullonkaulat samanaikaisesti.
SRAM: Vaikein skaalauslohko edistyneissä prosesseissa
SRAM-skaalaus on hidastunut jyrkästi ja poikkeaa lineaarisesta logiikasta.Jatkuva parantaminen vaatii nyt syvällistä yhteisoptimointia prosessin ja suunnittelun välillä.
Yli 2 nm:n aallonpituudella SRAM ei voi yksinkertaisesti kutistua prosessin mukana on suunniteltava uudelleen alusta alkaen.
Tekninen käänne: Nanosheet 2nm:ssä
2 nm:n aikakausi tuo rakenteellisen muutoksen transistoreihin:
- Siirtymä: FinFET → Nanoslehti (GAA)
- Korkeampi Ion/Ioff-suhde (voimakkaampi luku-/kirjoituskyky)
- Pienempi vuoto
- Parempi lyhyen kanavan ohjaus
Tulos: Jokainen bittirivi voi tukea lähes kaksi kertaa enemmän soluja, mikä lisää merkittävästi tiheyttä.
Ydinkonflikti: tiheyslisäys vs. signaalin heikkeneminen
Suurempi tiheys luo uusia ongelmia:
- Pidemmät bittilinjat → lisääntynyt RC-viive
- Heikentynyt kirjoituskyky etäpään soluissa
- Kaukopään NBL-suoritus on paljon heikompi kuin lähipään
Suuremmat taulukot eivät tuota puhdasta voittoa - ne tuovat esiin signaalin vääristymistä ja luotettavuusriskejä.
Ratkaisut: järjestelmätason SRAM-innovaatio
Nykyaikainen SRAM luottaa täydelliseen sarjaan piiri- ja layoutinnovaatioita fyysisten rajojen ylittämiseksi:
1. FE-Write Assist
Kaksipuolinen ajo ja metalliliitäntä palauttavat kaukopään kirjoitussuorituskyvyn lähipään tasolle.
2. FE-esilatauslaite
Nopeuttaa bittilinjan latautumista ja ratkaisee pitkien bittilinjojen aiheuttamat nopeuden pullonkaulat.
3. Kompakti asettelu
2-bit-3-rivinen kokoonpano parantaa ryhmän tehokkuutta ja tiheyttä laitteen skaalausta pidemmälle.
4. Kaksoispumpattu SRAM
Mahdollistaa 1 luku + 1 kirjoitus per jakso, mikä lisää kaistanleveyttä ilman aluerakoa (vs. 8T SRAM).
5. Kaksoisseuranta
Dynaaminen jännitemarginaalin optimointi lisää taajuutta 6 % ja vähentää tehoa 11 %.
Lopputulokset: Tiheys, tehokkuus, kaistanleveys parantunut
2nm Nanosheet SRAM saavuttaa läpimurtomittaukset:
- Tiheys: 38,1 Mb/mm²
- Vmin parannus: >300mV
- Taajuus: 4,2 GHz @ 1,05 V
- Tehokkuus: ~1,19× vs. 3nm SRAM
SRAM kehittyy nyt palvelemaan vaatimuksia AI- ja HPC-arkkitehtuurit.
Toimialan vaikutukset
Pitkälle edennyt puolijohdekilpailu on muuttunut:
- Transistorin suorituskyvystä → muisti + liitäntä + järjestelmän suunnittelukyky
- SRAMista on tullut piilotettu determinantti AI-sirun suorituskyvystä ja tehokkuudesta
Johtopäätös
2 nm:n aikakaudella SRAM:n edistyminen ei enää johdu mittojen kutistumisesta.Se tulee laite-piiriasettelun yhteisoptimointi (DTCO), käyttämällä järjestelmätason menetelmiä fyysisten rajojen ylittämiseen.
SRAM ei enää seuraa vain kehittyneitä prosesseja – se on kehittyneiden prosessien arvon uudelleenmäärittely tekoälylle ja korkean suorituskyvyn laskennalle.